Page 31 - 電路板季刊第88期

電路板季刊 2020.Q2 專業技術 29

̬eზၓ୑ᐳܓ࿁৷᎖ෂ፩ٙᅂᚤ

在傳統PCB製造中，為了提升銅箔與基板結合強度，銅導線與基板介電材之接
合面常會進行粗化工程，使其產生具有高粗糙度的牙根，以利後續壓合(lamination)
製程的進行。也因此，銅箔之牙根粗糙度通常會遠大於銅箔表面。依據粗糙度，目前
業界所使用的銅箔大致可再細分為常規銅箔(standard foil, STD)、反瘤銅箔(reverse-
treatment foil, RTF)、超低表面粗糙度銅箔(high very low profile foil, HVLP)、及極低
粗糙度銅箔(ultra-low profile foil, ULP)等四種。表1列出掃描式電子顯微鏡(scanning
electron microscope, SEM)及雷射掃描共軛焦顯微鏡(confocal laser scanning microscope,
CLSM)量測STD、RTF、HVLP、和ULP等四種銅箔的牙根粗糙度，其分別約為1.3
μm、0.6 μm、0.5 μm、及0.3 μm (R q)。銅晶粒半徑(r)則分別約為1.4 μm、0.95 μm、0.8
μm、及0.45 μm。

由於高頻會產生訊號集膚現象，粗糙的銅箔牙根正可能落於集膚深度(δ)範圍
之內。再者，由Eq. (3)可知，交流電阻(R ac)的大小與導線粗糙度、表面電阻(surface
resistance, R s)、及傳輸頻率(f)等參數有關[11]：

(3)

其中，K H為粗糙度修正係數。

底下將藉由ANSYS 3D電磁模擬軟體(high frequency structure simulator, HFSS)，
採用Groisse模型[15]和Huray模型[16]模擬不同銅箔的K H值，以量化導線粗糙度對高頻
傳輸訊號的影響。Groisse和Huray兩物理模型的比較詳列於表2。導線表面粗糙度設為
常見的R q = 0.3 μm，並帶入STD、RTF、HVLP、和ULP銅箔之牙根粗糙度數值(R q =
1.3 μm、0.6 μm、0.5 μm、及0.3 μm) (表1)，以進行相關模擬工作。

圖4. 微帶線結構、銅線路表面處理、及銅箔種類(粗糙度)示意圖。